Tesis doctoral

  1. Algoritmos y arquitecturas para la codificacion aritmeticaexplotacion de la localidad utilizando memorias cache 1999

    Universidade de Santiago de Compostela

Tesis dirigidas (1)

  1. Timing architecture for ESS 2020

    Universidade da Coruña

    Cereijo García, Javier

Tribunales de tesis (1)

  1. Secretario del tribunal

    Dynamically reconfigurable architecture for embedded computer vision systems 2012

    Universidade de Santiago de Compostela

    Nieto Lareo, Alejandro Manuel