Multithreaded dense linear algebra on asymmetric multi-core processors

  1. Catalán Pallarés, Sandra
Dirixida por:
  1. Enrique Salvador Quintana Ortí Director
  2. Rafael Rodriguez Sanchez Co-director

Universidade de defensa: Universitat Jaume I

Fecha de defensa: 06 de febreiro de 2018

Tribunal:
  1. Ramón Doallo Presidente
  2. José Ignacio Aliaga Estellés Secretario/a
  3. Paolo Bientinesi Vogal

Tipo: Tese

Teseo: 529338 DIALNET lock_openTDX editor

Resumo

Esta tesis doctoral aborda dos problemas importantes. El primero es el diseño de kernels DLA de bajo nivel para arquitecturas compuestas por dos (o más) tipos de cores. La principal cuestión en este caso es como obtener un distribución de carga computacional balanceada entre los cores heterogéneos mientras se tiene en cuenta que algunos recursos, en particular los niveles de cache, son bien compartidos o privados. La segunda cuestión está parcialmente relacionada con la primera. Concretamente, en la teis se explora un alternativa a los sistemas basados en runtimes para extraer paralelismo sufciente para operaciones DLA complejas mientras se hace un uso eficiente de la jerarquía de cache de la arquitectura. Por tanto, el objetivo general de esta tesis es el estudio, diseño, desarrollo y análsis de soluciones experimentales que son conscientes de la arquitectura para la ejecución de operaciones DLA en arquitecturas de bajo consumo, más concretamente sistemas asimétricos.